معماری iphone 6 و ارتباطات پردازنده اصلی (Application Processor ) و مودم و 3 نوع Transceiver شامل LTE,GSM,WCDMAمشخص است

یکی از موارد مهم در همه بستر های پردازشی اعم از کامپیوتر، GPU, DSP, FPGA .... در پردازش داده ها با سرعت بالا، سرعت دسترسی به حافظه و تعداد دفعات مراجعه به حافظه میباشد.
ساختار حافظه های RAM در هر لحظه فقط یک آدرس آن قابل دسترسی است. و این بزرگترین مشکل در پردازش داده های موازی می باشد.
در کامپیوتر و پردازنده ها سعی بر استفاده cache در کاهش دفعات مراجعه به حافظه ddr است. یکی از نکات مهم در مورد cache ، مجزا بودن و اختصاصی بودن حافظه هر cpu است. به عبارت دیگر در یک پردازنده چهار هسته ای، چهار حافظه cache مجزا برای هر cpu وجود دارد که این امکان اجازه پردازش ۴ عملیات همزمان بر روی داده ها را فراهم میاورد.
در GPU ها پردازنده های زیاد با cache های متعدد وجود دارد و معماری های ویژه وجود دارد که امکان پردازش موازی بالایی را فراهم میاورد.
اما مشکل اساسی GPU ها در اتصال به حافظه اصلی DDR و سرعت انتقال داده ها از DDR به cache داخلی است. هرقدر تعداد مراجعات به حافظه اصلی ddr بیشتر باشد سرعت محاسبات کمتر میشود.
در پردازنده های DSP دستورات قابلیت اجرا بر روی چندین داده را دارند و برای دسترسی به چند داده به صورت هم زمان از چندین باس مختلف و چندین حافظه خارجی مجزا استفاده میشود. هم چنین برای حافظه ها و پردازنده ها cache اختصاصی ممکن است وجود داشته باشد. این معماری باعث افزایش چشمگیر سرعت پردازش میشود.
در FPGA ها امکان پردازش به صورت بسیار بالایی وجود دارد اما مشکل دسترسی به چندین داده در یک لحظه وجود دارد. اما در FPGA طراح میتواند با توجه به میزان منابع FPGA و سرعت مورد نیاز، از چندین حافظه و cache مختلف استفاده کند (بسازد). به عبارتی از حافظه خارجی DDR، حافظه داخلی BRAM و استفاده از فلیپ فلاپ ها، به میزان مورد نیاز کانکشن حافظه برای دسترسی همزمان ایجاد کند. در FPGA نیز هر قدر دسترسی به حافظه داخلی BRAM و حافظه خارجی DDR کمتر باشد سرعت بالاتر میرود. از فیلیپ فلاپ ها به عنوان سریعترین حافظه در FPGA استفاده می‌شود ولی میزان آن بسیار محدود است. از همین رو رفتاری همانند cache ها با فلیپ فلیپ ها در طراحی استفاده می شود. در FPGA در حافظه هایی که از جنس فلیپ فلاپ هستند در هر لحظه میتوان به تمامی نقاط حافظه دسترسی داشت و پردازش موازی انجام داد به این نوع حافظه Distributed RAM نیز گفته میشود.(حافظه توزیع شده)
سعید القاصی
@Taksuntec

ارائه زایلینکس در امبدد ویژن امسال با عنوان:
بهره مندی از دقت کاهش یافته برای یادگیری ماشین در FPGA
Exploiting Reduced Precision for Machine Learning on FPGAs

@Taksuntec

شروع دوره آموزش #ZYNQ و #HLS
از ۴ مرداد ماه، پنج شنبه ها
در دانشگاه علم و صنعت
http://ubarg.ir/Default.aspx?Type=CourseDetails&ID=10494&IDP=6&IDC=70
@Taksuntec

S Alghasi:
شروع دوره آموزش #ZYNQ و #HLS
از ۴ مرداد ماه، پنج شنبه ها
در دانشگاه علم و صنعت
http://ubarg.ir/Default.aspx?Type=CourseDetails&ID=10593&IDP=6&IDC=70
@Taksuntec

این هفته آخرین مهلت ثبت نام کلاس هاست. ظرفیت تقریبا تکمیل شده. اگه قصد ثبت نام دارین در یکی دو روز آینده انجام بدین. احتمالا دانشگاه ثبت نام رو ببنده

سه مشکل اساسی برد ارزان قیمت zturn در گروه تکسان رفع شد!
1.رفع مشکل شبکه و کانکت شدن سرعت اتوماتیک در ورژن 5
2.رفع مشکل گرافیک و راه اندازی HDMI روی برد.
3.ارائه مثال های کاربردی فراوان
@Taksuntec

تابع بارگذاری عکس های BMP از میکرو SD و همچینین تابع اسکرین شات و ذخیره در فایل های BMP نیز اضافه شد.
در صورت نیاز میتوان تصاویر خروجی به صورت VNC تحت شبکه فرستاده شود.

با سلام
دانشجویان ثبت نام شده طبق اطلاعیه هایی که در این گروه صادر خواهد شد. جهت شرکت در کلاس به آدرس زیر مراجعه نمایند:
درب شماره 3 دانشگاه علم و صنعت طبقه سوم دانشکده برق
@hdiust97
77240514

http://www.openhw.eu/2018-finalists.html

اعلام نتایج برندگان مسابقه اُپن هاردورد زایلینکس
با مراجعه به لینک فوق میتونین برنده ها و پروژه ها و ویدیوی مربوط به هر برنده رو مشاهده کنید.

@Taksuntec

بالاخره تموم شد. دو طبقه برد با am3358 دوست داشتنی و 17000 میلی متر مسیرکشی، نزدیک 80 ساعت زمان برای شماتیک و pcb ، برد بالایی 2 لایه و برد اصلی 6 لایه

نسخه اولیه دلفی fmx بر روی لینوکس با‌گرافیک بسیار بالا
@Taksuntec

تست کور برد AM3358 با برد کریر جدید و السیدی 7 و ایمیج لینوکس انگستروم
کانال ما @zetaboard
تماس @zataboard