Media is too big
VIEW IN TELEGRAM
چالش های چیپ ها در 3.2 نانومتر
لینک اصلی ویدیو
Chip Challenges At 3/2nm
Issues at upcoming process nodes, the move to EUV lithography and nanosheet transistors, and how process variation can affect yield and device performance. With David Fried, vice president of computational products at Lam Research.
@Taksuntec
لینک اصلی ویدیو
Chip Challenges At 3/2nm
Issues at upcoming process nodes, the move to EUV lithography and nanosheet transistors, and how process variation can affect yield and device performance. With David Fried, vice president of computational products at Lam Research.
@Taksuntec
Media is too big
VIEW IN TELEGRAM
معامله گری با تاخیر کم و FPGAها - ارائه شده در FPL20
FPGAs and low latency trading - Williston Hayes - Optiver - FPL2020
لینک اصلی ویدیو
@Taksuntec
FPGAs and low latency trading - Williston Hayes - Optiver - FPL2020
لینک اصلی ویدیو
@Taksuntec
*
ثبت نام رایگان کنفرانس ICCD20 :
در این کنفرانس دو ورکشاپ آموزشی از طرف زایلینکس و سیناپسیس نیز برگزار خواهد شد.
2020 IEEE International Conference on Computer Design (ICCD):
Tutorial 1: Developing HPC and ML Accelerators using Xilinx FPGAs.
Session Chairs: Parimal Patel, Xilinx
Tutorial 2: XTA: Open source eXtensible, scalable and adaptable Tensor Architecture for AI acceleration
لینک ثبت نام کنفرانس
@Taksuntec
ثبت نام رایگان کنفرانس ICCD20 :
در این کنفرانس دو ورکشاپ آموزشی از طرف زایلینکس و سیناپسیس نیز برگزار خواهد شد.
2020 IEEE International Conference on Computer Design (ICCD):
Tutorial 1: Developing HPC and ML Accelerators using Xilinx FPGAs.
Session Chairs: Parimal Patel, Xilinx
Tutorial 2: XTA: Open source eXtensible, scalable and adaptable Tensor Architecture for AI acceleration
لینک ثبت نام کنفرانس
@Taksuntec
اصول دیبانس باتن ها در مدار سخت افزاری با استفاده از برد zynq z7030
Learn button debounce principle and adaptive programming, Zynq_7030 button hardware circuit – zynq xc7z030 board – FII-PE7030 Experiment 4 – Button Debounce
https://fraserinnovations.com/fpga_products/zynq-xc7z030-board-fii-pe7030-experiment-4-button-debounce/
@Taksuntec
Learn button debounce principle and adaptive programming, Zynq_7030 button hardware circuit – zynq xc7z030 board – FII-PE7030 Experiment 4 – Button Debounce
https://fraserinnovations.com/fpga_products/zynq-xc7z030-board-fii-pe7030-experiment-4-button-debounce/
@Taksuntec
Fraserinnovations
Learn button debounce principle and adaptive programming, Zynq_7030 button hardware circuit – zynq xc7z030 board – FII-PE7030 Experiment…
Experiment 4 Button Debounce 4.1 Experiment Objective Review the design process of the shifting LED Learn button debounce principle and adaptive programming
خبر خوب
شرایط این روزا و حال کسب و کار ها خوب نیستن. همه ما حتی تکسانی ها هم دل خوشی از وضعیت اقتصاد این روزای ایران خوبمون نداریم. امیدوارم با این تصمیم بتونم در این کش مکش های گام کوچیکی برای دوست داران الکترونیک در ایران برداشته باشم.
همین طور از خداوند میخوام منو در این راه یاری کنه که بتونم هر ماه یک مطلب رو به صورت رایگان منتشر کنیم.
هوای همو داشته باشیم در این روزای سخت
پ.ن: ورزش هم هزینه با رعایت نکات بهداشتی میتونه مقاومت بدن در زمان ابتلا به کرنا رو افایش بده. واسه حال جسمی مون هم وقت بزاریم. 😊
https://www.instagram.com/tv/CF1I3WqjAoG/?igshid=iwvefqewhp46
شرایط این روزا و حال کسب و کار ها خوب نیستن. همه ما حتی تکسانی ها هم دل خوشی از وضعیت اقتصاد این روزای ایران خوبمون نداریم. امیدوارم با این تصمیم بتونم در این کش مکش های گام کوچیکی برای دوست داران الکترونیک در ایران برداشته باشم.
همین طور از خداوند میخوام منو در این راه یاری کنه که بتونم هر ماه یک مطلب رو به صورت رایگان منتشر کنیم.
هوای همو داشته باشیم در این روزای سخت
پ.ن: ورزش هم هزینه با رعایت نکات بهداشتی میتونه مقاومت بدن در زمان ابتلا به کرنا رو افایش بده. واسه حال جسمی مون هم وقت بزاریم. 😊
https://www.instagram.com/tv/CF1I3WqjAoG/?igshid=iwvefqewhp46
ثبت نام وبینار استفاده از یادگیری ماشین در کاربردهای بی سیم رادیویی 6G :
6G Research Visions Webinar Series: Machine Learning in 6G Wireless Communication Networks
لینک ثبت نام
مقاله ی مربوط به این وبینار
@Taksuntec
6G Research Visions Webinar Series: Machine Learning in 6G Wireless Communication Networks
لینک ثبت نام
مقاله ی مربوط به این وبینار
@Taksuntec
*
مهندسی معکوس اولین تراشه FPGA ، با کد XC2064
Reverse-engineering the first FPGA chip, the XC2064
http://www.righto.com/2020/09/reverse-engineering-first-fpga-chip.html
@Taksuntec
مهندسی معکوس اولین تراشه FPGA ، با کد XC2064
Reverse-engineering the first FPGA chip, the XC2064
http://www.righto.com/2020/09/reverse-engineering-first-fpga-chip.html
@Taksuntec
*
توضیحات و آموزش هایی در مورد استفاده از XRM در FPGAهای سری ALVEO :
Orchestrating Alveo Compute Workloads with XRM :
What if we could abstract the Alveo card resources? Query available compute resources and launch? This is what the Xilinx Resource Management (XRM) service allows! It’s a resource manager with a set of APIs built on top of Xilinx runtime. With XRM it’s possible to run multiple applications together while sharing multiple Alveo cards in a flexible arrangement.
With XRM, several xclbin are preloaded into different cards, then applications retrieve the hardware compute units their algorithm requires without worrying which card will service them.
لینک آموزش
@Taksuntec
توضیحات و آموزش هایی در مورد استفاده از XRM در FPGAهای سری ALVEO :
Orchestrating Alveo Compute Workloads with XRM :
What if we could abstract the Alveo card resources? Query available compute resources and launch? This is what the Xilinx Resource Management (XRM) service allows! It’s a resource manager with a set of APIs built on top of Xilinx runtime. With XRM it’s possible to run multiple applications together while sharing multiple Alveo cards in a flexible arrangement.
With XRM, several xclbin are preloaded into different cards, then applications retrieve the hardware compute units their algorithm requires without worrying which card will service them.
لینک آموزش
@Taksuntec
*
ثبت نام همایش طراحی Rambus
Rambus Design Summit 2020
Join technology experts at Rambus for a day of webinars covering the selection and implementation of IP solutions for the data center, 5G/edge and IoT devices including advancing the performance of AI/ML applications. Critical enabling interface and security IP solutions will be covered. Chip designers and architects will gain expert insights and practical information for the implementation of their next-generation SoCs.
لینک ثبت نام
@Taksuntec
ثبت نام همایش طراحی Rambus
Rambus Design Summit 2020
Join technology experts at Rambus for a day of webinars covering the selection and implementation of IP solutions for the data center, 5G/edge and IoT devices including advancing the performance of AI/ML applications. Critical enabling interface and security IP solutions will be covered. Chip designers and architects will gain expert insights and practical information for the implementation of their next-generation SoCs.
لینک ثبت نام
@Taksuntec
*
شرکت AMD اعلام کرده است که در صدد خرید شرکت Xilinx به قیمت 30 بیلیون دلار می باشد و مذاکراتی انجام داده است :
AMD said to be in advanced talks to buy Xilinx in over $30 billion deal
Advanced Micro Devices is in advanced talks to buy rival chip maker Xilinx in a deal that could be valued at more than $30 billion, the Wall Street Journal reported late Thursday, citing people familiar with the matter.
لینک خبر
@Taksuntec
شرکت AMD اعلام کرده است که در صدد خرید شرکت Xilinx به قیمت 30 بیلیون دلار می باشد و مذاکراتی انجام داده است :
AMD said to be in advanced talks to buy Xilinx in over $30 billion deal
Advanced Micro Devices is in advanced talks to buy rival chip maker Xilinx in a deal that could be valued at more than $30 billion, the Wall Street Journal reported late Thursday, citing people familiar with the matter.
لینک خبر
@Taksuntec
*
ثبت نام وبینار رایگان "استفاده از ابزار پرتابل جهت شتابدهی به طراحی دیجیتال" از دیجی لنت :
Using Portable Instrumentation to Accelerate Digital Design:
This webinar will cover a wide array of demonstrations using the protocol analyzer, logic analyzer, and pattern generator in both industry and academia. There will also be a highlight of some brand new features from the latest WaveForms updates.
لینک ثبت نام
@Taksuntec
ثبت نام وبینار رایگان "استفاده از ابزار پرتابل جهت شتابدهی به طراحی دیجیتال" از دیجی لنت :
Using Portable Instrumentation to Accelerate Digital Design:
This webinar will cover a wide array of demonstrations using the protocol analyzer, logic analyzer, and pattern generator in both industry and academia. There will also be a highlight of some brand new features from the latest WaveForms updates.
لینک ثبت نام
@Taksuntec
Forwarded from zaki
شرکت allwinner در سال ۲۰۰۷ تاسیس شد ویکسال بعد تولید کننده آی سی های power management گردید مانند axp188
Forwarded from zaki
شرکت آلوینر بعد از مدتی به کمک شرکت arm تبدیل به تولید کننده پردازنده های مولتی مدیا و پردازنده های تبلت گردید در ابتدا پردازنده های سری F سپس سری A10,A13,..
*
امکان تست رایگان سرویس Inaccel مهیا شده است که سرویسی FPGA بر پایه سرویس AWS F1 می باشد. برای تست تنها یک اکانت جیمیل نیاز می باشد. چندین لب آموزشی نیز در قسمت داکیومنت ها موجود است :
https://inaccel.com/
@Taksuntec
امکان تست رایگان سرویس Inaccel مهیا شده است که سرویسی FPGA بر پایه سرویس AWS F1 می باشد. برای تست تنها یک اکانت جیمیل نیاز می باشد. چندین لب آموزشی نیز در قسمت داکیومنت ها موجود است :
https://inaccel.com/
@Taksuntec
This media is not supported in your browser
VIEW IN TELEGRAM
اجرای کد یادگیری عمیق و AI نوشته شده در متلب بر روی FPGA با استفاده از تولباکس HDL:
Deep Learning on a Xilinx FPGA with MATLAB Code
FPGA-based hardware is a good fit for deep learning inferencing on embedded devices because they deliver low latency and power consumption. Early prototyping is essential to developing a deep learning network that can be efficiently deployed to an FPGA.
See how Deep Learning HDL Toolbox™ automates FPGA prototyping of deep learning networks directly from MATLAB®. With a few lines of MATLAB code, you can deploy to and run inferencing on a Xilinx® ZCU102 FPGA board. This direct connection allows you to run deep learning inferencing on the FPGA as part of your application in MATLAB, so you can converge more quickly on a network that meets your system requirements.
لینک اصلی ویدیو
@Taksuntec
Deep Learning on a Xilinx FPGA with MATLAB Code
FPGA-based hardware is a good fit for deep learning inferencing on embedded devices because they deliver low latency and power consumption. Early prototyping is essential to developing a deep learning network that can be efficiently deployed to an FPGA.
See how Deep Learning HDL Toolbox™ automates FPGA prototyping of deep learning networks directly from MATLAB®. With a few lines of MATLAB code, you can deploy to and run inferencing on a Xilinx® ZCU102 FPGA board. This direct connection allows you to run deep learning inferencing on the FPGA as part of your application in MATLAB, so you can converge more quickly on a network that meets your system requirements.
لینک اصلی ویدیو
@Taksuntec
Forwarded from zaki
این پردازنده یا میکروکنترلر به غیر از بخشهای معمولی مانند gpio,uartیک بخش خیلی جالب داره برای شتابدهی الگوریتمهای پردازش تصویر و صدا مبتنی بر cnn
Forwarded from zaki
بخش kpu که برای شتابدهی cnn در پردازنده k210 مورد استفاده قرار میگیرد توان پردازشی ۸۰۰ میلیارد عملیات ممیز شناور در ثانیه را دارد یعنی توانی بیش از توان ۵۰۰ میکروکنترلر stm32h7 البته فقط در بخش cnn
Media is too big
VIEW IN TELEGRAM
آموزش رسم لی اوت اینورتر در نرم افزار اپن سورس Magic در تکنولوژی 130 Skywater گوگل
لینک اصلی
@Taksuntec
لینک اصلی
@Taksuntec
همون طور که قول داده بودیم سری جدید ویدیو های ZYNQ رو تولید میکنیم و به صورت رایگان منتشر میکنیم. 😊
این قسمت اولین پروژه ZYNQ. در VIVADO
بالاخره از شماره ۱۳ در اومدیم😉
لطفا ویدیو های مارو به علاقمندان و دوستان خودتون معرفی کنین 🙏
قسمت بعدی هم در حال تدوین هست و به زودی منتشر میکنیم.
@Taksuntec
https://taksuntech.ir/2020/10/19/zynq-learning-s4/
این قسمت اولین پروژه ZYNQ. در VIVADO
بالاخره از شماره ۱۳ در اومدیم😉
لطفا ویدیو های مارو به علاقمندان و دوستان خودتون معرفی کنین 🙏
قسمت بعدی هم در حال تدوین هست و به زودی منتشر میکنیم.
@Taksuntec
https://taksuntech.ir/2020/10/19/zynq-learning-s4/
Taksun
ویدیو های آموزشی ZYNQ SoC ، فصل چهارم: شروع به کار با ZYNQ - Taksun
در قسمت های ۱۴ و ۱۵ سعی بر تشریح روند کار با ZYNQ شده است در این قسمت ها با اجام یک پروژه بسیار کوچک سعی کردیم نحوه کار با VIVADO و SDK شرح داده شود. در اولین پروژه فقط از قسمت PS استفاده می...
*
پروژه ساخت ساعت دیجیتال در HLS :
Digital Clock in HLS
https://highlevel-synthesis.com/2020/10/18/digital-clock-in-hls/
@Taksuntec
پروژه ساخت ساعت دیجیتال در HLS :
Digital Clock in HLS
https://highlevel-synthesis.com/2020/10/18/digital-clock-in-hls/
@Taksuntec