دوره های جدید کلاس های آموزشی شامل
کلاس های zynq پیشرفته،
لینوکس روی zynq
دوره های ZYNQ MPSoC
پردازش سیگنال روی FPGA
هوش مصنوعی و پیاده سازی روی FPGA
توصیف سخت افزار سطح بالا با HLS
و کلاس های ZYNQ ۷۰۰۰
کلاس ها با بهترین اساتید ایران به صورت ترکیبی برگزار میگردد
(برای ادیت صدا این کلیپ و حذف صدای آبشار از هوش مصنوعی استفاده شد. تست بود ولی یکم صدا خودم رو غیر طبیعی کرده)
ثبت نام دوره ها در سایت آرتمیس کاریا انجام میگردد

مسئول فروش فنی AMD اعلام کرد این شرکت رفرنسی متن باز برای طراحی NIC جهت سهولت توسعه اپلیکیشن های مرتبط با شبکه و host-connectivity منتشر کرده است:

AMD provides a comprehensive open source NIC reference design—OpenNIC—to simplify FPGA development for applications with network and host-connectivity. Supported on Alveo™ accelerator cards, OpenNIC provides a standard set of hardware IP blocks for external interfaces as well as AXI-based integration of custom IP.

لینک خبر : https://www.linkedin.com/posts/jerris-heiss-0b386020_github-xilinxopen-nic-amd-opennic-project-activity-7105266080939483136-ggPz?utm_source=share&utm_medium=member_desktop

OpenNIC is available now as open source on GitHub: https://github.com/Xilinx/open-nic

Vivado for Alveo link: https://www.xilinx.com/products/boards-and-kits/alveo/vivado-for-alveo.html

@Taksuntec

عملیات اعداد اعشاری در FPGA
مقایسه Floating point و fixed point
@Taksuntech
Taksuntech.ir
#fixed-point

این اصل جنگ تجاری بین آمریکا و جین است.
آمریکا با تحریم شرکت هایی که بیش از اندازه رشد میکند چند سالی پیشرفت را عقب می اندازد و شرکت های چینی با سرمایه گذاری های هنگفت دولت در همان چند سال تکنولوژی را اخذ می نمایند و شرکت های آمریکایی را رسما کنار میزنند
این امر در بسیاری از قطعات الکترونیکی مانند فای شبکه، میکروکنترلر ها و حتی FPGA ها در حال رخ دادن است
https://www.zoomit.ir/processor/408862-qualcomm-lose-soc-orders-2024-huawei/


@Taksuntech.ir

ثبت نام مجموعه وبینارهای آموزشی شرکت AMD Xilinx برای استفاده از VITIS :

1- Starting AI Engine Development with the Vitis Software Platform

2- Signal Processing on AI Engine Using Vitis DSP Libraries and Vitis

3- AI Engine Test Harness and Versal System Integration

https://webinar.amd.com/2023-Vitis-Developer-Series/en

@Taksuntec

اگر کسی از این چیپ سویچینگ یک دونه داره لطفا به آی دی @Taksun_Tech اطلاع بدین.
MPM54304GMN-0001

سومین مسابقه ساخت تراشه به وسیله ی هوش مصنوعی :
Visit https://efabless.com/ai to start your AI generated project.

Ready to design your chip using generative AI in less than three weeks.
 Join our third AI generated open source chip design contest, and be at the forefront of innovation.
 Collaborate with a vibrant community of developers and designers who harness the power of generative AI to define design and verify chips.
 Learn and advance novel methods per chip definition, design and verification.
 The top three winning designs will be manufactured by you Efabless.

Visit efabless.com/ai to start your AI generated project.

https://www.youtube.com/watch?v=e2AWqYbMr2U

@Taksuntec

نسل جدید بردهای رزبری پای معرفی شد.
ویدیوی آنباکسینگ رزبری پای5 به همراه جزییات و قابلیت ها. گفته می شود این نسل نسبت به نسل پیشین خود 2 تا 3 برابر سریعتر است

@Taksuntec

ویدیوی رسمی معرفی رزبری 5 از کانال یوتبوب رزبری پای

https://www.youtube.com/watch?v=oo5wb4LDWW4

@Taksuntec

بچه های کلاس کاملا این حال ما رو درک میکنن. 😂😂😂
@taksuntec

پست آموزشی اجرای الگوریتم YOLO بوسیله ی FPGA Kria KV260 و VITIS AI :

Yolov3 Pytorch Quantization, Compilation, and Inference
Tutorial on Quantizing Yolov3 Pytorch, Compiling it and running inference on Kria KV260 or MPSoC Board with Vitis AI 3.0.

https://www.hackster.io/LogicTronix/yolov3-pytorch-quantization-compilation-and-inference-8ce23c

@Taksuntec

دوره zynq پیشرفته در حال برگزاری
@taksuntec

*
زایلینکس هسته ی نرم میکروبلیزر مبتنی بر RISC-V را معرفی کرد:

The AMD MicroBlaze™ V processor is a soft-core RISC-V processor IP for AMD adaptive SoCs and FPGAs. The MicroBlaze V processor is based on a 32-bit RISC-V instruction set architecture (ISA). It allows developers to leverage the open-source RISC-V software ecosystem, is hardware compatible with the classic MicroBlaze processor, and is fully integrated in the Vivado™ and Vitis™ tools design flow. The MicroBlaze V processor is designed to be highly modular with a configurable architecture suitable for embedded systems applications.

Developers can target the MicroBlaze V processor to any AMD adaptive SoC or FPGA device supported by the Vivado Design Suite at no extra cost.

https://www.xilinx.com/products/design-tools/microblaze-v.html

اطلاعات بیشتر:
https://twitter.com/jangray/status/1720289933888479268

@Taksuntec

نسخه جدید نرم افزارهای زایلینکس VITIS 2023.2 اخیرا ریلیز شده است. در این نسخه ، IDE مرتبط با VITIS تغییراتی داشته و به VScode کوچ کرده است و حالا برپایه ی VSCode است. آدام تیلور در پست زیر با یک پروژه ساده این تغییرات را نشان داده است :

https://www.adiuvoengineering.com/post/microzed-chronicles-introducing-vitis-unified-ide

@Taksuntec

بخش های از جلسه دوم ZYNQ پیشرفته
@Taksuntech

اهمیت hls
یادگرفتن hls حتی دید پیاده سازی hdl شما هم عوض میکنه
زبانHLS بزای تمامی FPGA هست و قدرت و کیفیت پیاده سازیش هم فوق‌العاده بالاست. با HLS چند لول به جلو حرکت میکنین
Taksuntech.ir
@taksuntec

رابطه pipeline در hls و نیسان آبی
نرم افزار hls با کیفیت بسیار بالا و بهینه منطبق بر چیپ و سرعت و کلاک معمولا pipeline های با کیفیتی ارائه میده.
@taksuntec
#hls #pipeline