پیاده سازی شبکه عصبی عمیق بر روی ZYNQ 7000 (SoC FPGA)توسط مهندس عماد
پردازش تصویر و تشخیص اشیا با سرعت 70 فریم بر ثانیه
@m_emad73
@Taksuntec

#ترمیم قطعی مسیر
خیلی ساده پایه ی قطعه رو به روی track قطع شده خم میکنیم و بعد لحیم میکنیم

چون اسم آردوینو اومد یاد این افتادم ک امروز دیدمش:
برنامه ای نوشته که واسه آردوینو بشه مثل plc به صورت ladder برنامه نوشت:
http://www.contactandcoil.com/automation/ladder-logic-running-on-an-arduino-uno/

اگه هم واستون سواله که چرا همچین کاری کرده, خودش جواب داده 😄:
Some of you may wonder if I’d fallen off the face of the Earth, but the truth is life just gets busy from time to time. Just for interest’s sake, here’s my latest fun project: an Arduino UNO running ladder logic!

برای طراحی با hls برای پردازش سیگنال کتاب parallel programing for FPGAs خوب هست، الگوریتم های ساده مثل cordic dft fft فیلتر fir ضرب ماتریسی و غیره رو خوب توضیح داده و پیشفرضش هم ویوادو هست. اما کار با نرم افزار یادتون نمیده. فقط کدنویسی و اموزش پردازش سیگنال هست و کار با پراگماها. پایپلاین و موازی سازی و بهینه سازی و پارتیشن بندی ارایه ها و .. رو خوب توضیح داده

معمولا سیستمهای نمایش روی vga و هر نمایشگر دیگه ای نیاز به framebuffer دارند

فقط یک استثنا وجود دارد و اون کنسول بازی آتاری ۲۶۰۰ بود که در آن زمان به علت گران بودن رم از یک تکنیک دیگر برای نمایش تصاویر روی نمایشگر استفاده میکرد

در آن تکنیک هر خط جداگانه ساخته میشد و به تراشه مخصوصی داده میشد که سیگنال آن خط را ایجاد میکرد!!!

پرزنتیشن اونت با موضوع " مدیریت شتاب دهنده های کاستومایز شده FPGA با SDsoc"

ویدیو+ PDF اسلایدها
موضوعات:
SDSoc چیست چرا وکجا؟
مثالهای واقعی و چرا سریعتر است؟
از کجا کار با SDSoc را شروع کنیم؟
design flow ما چیست؟
و پلتفرهای مربوط به آن

https://connect.linaro.org/resources/yvr18/yvr18-303/

@Taksuntec

از JTAG معمولا برای پروگرام کردن میکروکنترلرها و fpga ها و یا دیباگ کردن کدهای اجرایی پروگرام شده روی میکروها و پردازنده ها استفاده می کنیم

اما هدف اصلی از ایجاد jtag اینها نبود! بلکه انگیزه اصلی امکان تست کردن پایه های ورودی و خروجی و سیستمهای داخلی IC ها بود!!

بخصوص در پکیجهای BGA که پایه ها زیر تراشه قرار می گیرند و امکان متصل کردن پروب به آنها وجود ندارد!!

امکانی که jtag به وجود میآورد این بود که تنها از طریق کابل jtag که دارای چهار سیگنال tdi tdo tms tck است و یک برنامه نوشته شده سمت کامپیوتر می توانیم مقدار هر کدام از پایه های تراشه را مقدار دهی کنیم و یا مقدار فعلی آن را بخوانیم!!!

مثلا اگر بخواهیم بفهمیم پایه x به علت لحیم کاری اشتباه به پایه های بغلی اتصال کوتاه شده باشد، کافی است که مقدار آن پایه را یک کنیم و مقادیر پایه های بغلی را بخوانیم اگر آنها هم یک شوند و هنگام صفر شدن x مجددا صفر شوند یعنی به همدیگر متصل شده اند!

همانگونه که مشاهده می شود jtag به غیر از پروگرام کردن و دیباگ کردن امکان boundary scan را نیز فراهم می کند

برای پروگرام کردن fpga ها با jtag معمولا از ابزارهای تولید شده توسط سازندگان آنها استفاده می شود ، البته ابزارهای open source هم موجود هستند

برای boundary scan کردن تراشه ها و fpga ها نیز ابزاهای کمی موجود هستند

مثلا openocd و UrJTAG

مثلا در اینجا با برنامه urjtag و از طریق ft2232 روی برد به تراشه spartan xc6slx9 متصل شدم و یکی از پایه ها را یک کردم بدون نوشتن یک خط vhdl و حتی بدون پروگرام کردن fpga!!
این کار را میتوان برای میکروها و پردازنده و تراشه های مجهز به jtag نیز انجام داد

آموزش طراحى ديجيتال با استفاده از FPGA - فصل 2 - قسمت 1
https://www.aparat.com/v/nHWFD

https://t.me/MicrLab
#FPGA

فصل 2 - قسمت 1 - آموزش طراحی دیجیتال با استفاده از FPGA 👇👇👇
#FPGA

تبدیل سیگنالهای دوربین موبایل به paralel RGB با استفاده از FPGA
از شرکت لاتیس

http://www.latticesemi.com/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores04/MIPICSI2toCMOSImageSensorBridge.aspx

این هم اطلاعاتی در مورد سیگنالهای دوربین موبایل

https://www.electroschematics.com/9767/mobile-phone-camera-interface/

این هم نسخه ASIC مبدل سیگنالهای MIPI CSI به RGB parallel
از توشيبا

https://toshiba.semicon-storage.com/content/dam/toshiba-ss/ncsa/en_us/docs/product-brief/assp/11J02_TC358746_ProdBrief.pdf

تقریبا در همه خانه ها 3 نوع معماری پردازنده یافت می شود
معماری x86 که در کامپیوترها و لپتاپها وجود دارد
معماری mips که در روترها و مودمهای adsl یافت می شود
و معماری arm که در موبایلها وجود دارد

معماری x86 در اختیار intel قرار دارد و آن را در اختیار کسی قرار نمی دهد
معماری های mips و arm در ازای دریافت پول در اختیار سازندگان پردازنده و soc قرار می گیرد

بخاطر این مسائل ، معماری رایگان risc-v در سال 2010 در دانشگاه برکلی ارائه شد که قرار است رایگان و open source باشد، یعنی هر کسی بخواهد یک soc بسازد می تواند به رایگان مبتنی بر این معماری بسازد(کامپایلرهای رایگانی هم برای آن موجود است)

در سال 2013 نمونه هایی از از چیپهای ساخته شده که مبتنی بر این معماری هستند ارائه شد
در سال 2016 استارتاپهایی برای ساخت میکروکنترلر و پردازنده مبتنی بر این معماری ایجاد شدند و از طریق crowd funding پولهایی جمع آوری کرده و جدیدا میکروکنترلرهای آنها به بازار آمده است از جمله استارتاپ sifive و open-v
کشور هندوستان هم یک پردازنده مبتنی بر این معماری به نام شاکتی ارائه کرده است.
برخی از انواع چیپهای ساخته شده مبتنی بر این معماری حتی می توانند لینوکس را بوت کنند

https://www.forbes.com/sites/aarontilley/2016/07/11/risc-v-sifive-chips/#6c6dbfaf29ec

http://linuxgizmos.com/linux-boots-on-new-shakti-risc-v-chip/

پروژه FPGArduino هم از هسته f32c استفاده می کنه که اون هم مبتنی بر معماری RISC-V هستش