آزاد: 1.200 میلیون تومان
دانشجویان سایر دانشگاه‌ها: 1 میلیون تومان
دانشجویان دانشگاه شیراز 800 هزار تومان

1. معرفی و مبانی Verilog
2. طراحی ماژول
3. عملگرها و ساختارهای کنترلی
4. طراحی مدارهای ترکیبی و ترتیبی
5. رجیستر، شمارنده و شیفت رجیستر
6. ماشین حالت (FSM)
7. شبیه‌سازی و Testbench
8. نکات سنتز و پیاده‌سازی
9. پروژه پایانی

ثبت‌نام گروهی (۴ نفر): ۷۵۰ هزار تومان (برای هر نفر)
دانشجویان دانشگاه شیراز: ۸۰۰ هزار تومان
دانشجویان سایر دانشگاه‌ها: ۱ میلیون تومان

1. مقدمات و آشنایی با PCB ها و ارتباط آن با التیوم دیزاینر
2. آشنایی با قطعات الکترونیکی در دنیای واقعی
3. -شماتیک و دیتاشیت
4. آشنایی با محیط های Schematic و PCB
5. طراحی قطعات و library ها و اصول آن
6. شروع طراحی PCB و تنظیم rules
7. چند پروژه ساده (TP4056, flipflop , ...)
8. اصول طراحی حرفه ای و صنعتی و design rule check
9. پروژه فاینال
10. فرصت های شغلی


🔹 سرفصل‌ها:
✅ مبانی و رویکردهای یادگیری هوشمند
✅ هوش مصنوعی در مفاهیم شبکه
✅ یادگیری عملی ساب‌تینگ با هوش مصنوعی
✅ نقشه راه یادگیری برنامه‌نویسی با هوش مصنوعی
✅ نقشه راه یادگیری شبکه با هوش مصنوعی
✅ اتوماسیون و آینده شبکه

هزینه ثبت‌نام:
آزاد: ۶۰۰ هزارتومان
ثبت‌نام گروهی ۳نفره: ۵۰۰ هزارتومان
دانشجویان دانشگاه شیراز: ۴۵۰ هزارتومان

توسعه شبکه‌های 5G و دستیابی به ارتباطات پایدار در محیط‌های پرنویز، وابسته به فناوری‌های پیشرفته تصحیح خطای پیش‌رو (FEC) در لایه فیزیکی است. این مقاله علمی-ترویجی مسیر شکل‌گیری و تکامل کدهای تصحیح خطا را از مبانی نظریه اطلاعات تا پیاده‌سازی در استاندارد 5G NR بررسی می‌کند. در این مسیر، نقش ایده‌های رابرت گالاگر در معرفی کدهای LDPC و دستاورد اردال آریکان در ارائه کدهای قطبی تشریح شده و دلیل انتخاب معماری دوگانه در استاندارد 3GPP توضیح داده می‌شود؛ به‌گونه‌ای که LDPC برای انتقال داده‌های حجیم و Polar برای کانال‌های کنترلی حساس به کار گرفته شده‌اند. همچنین چالش‌های مهندسی تبدیل این الگوریتم‌های ریاضی به سامانه‌های عملی، از جمله محدودیت‌های سخت‌افزاری، پیچیدگی رمزگشایی و بهینه‌سازی معماری تراشه بررسی می‌شود. در پایان، ارتباط این مسیر تکاملی با روندهای آینده مانند مخابرات معنایی در شبکه‌های نسل ششم مورد توجه قرار می‌گیرد.