فصل 2 - قسمت 1 - آموزش طراحی دیجیتال با استفاده از FPGA 👇👇👇
#FPGA

این یک ماژول Refreshing 7-Segment Driver هست که کاملاً Generic نوشته شده .
تمام پارامتر ها از قبیل پلاریته ی پورت ها و تعداد Display ها و . . . از طریق Generic ها قابل کنترل هست و هر جور هم که مدار بسته شده باشه و هر تعداد Display تو مدارتون داشته باشید هیچ نیازی به تغییر داخل کد ماژول نیست و تنظیم Generic ها به تنهایی کفایت تمام موارد رو می کنه .
توضیحات پورت ها و Generic ها هم داخل کد موجوده .
#VHDL
#FPGA

آموزش طراحی دیجیتال با استفاده از FPGA - فصل 2 - قسمت 2
https://www.aparat.com/v/bYyd3

https://t.me/MicrLab
#FPGA

آموزش طراحی دیجیتال با استفاده از FPGA - فصل 2 - قسمت 3
https://www.aparat.com/v/yDfCM

https://t.me/MicrLab
#FPGA

دوره جدید HLS برنامه نویسی با زبان C++ برای FPGA
@ Taksuntec
سرفصل دروس
https://taksuntech.ir/courses/fpga-course/hls-course

#HLS #FPGA #XILINX #VIVADO


@Taksuntec

پیاده سازی متن باز DisplayPort برای FPGA به زبان وریلاگ

https://blog.adafruit.com/2019/03/01/an-open-verilog-implementation-of-the-displayport-protocol-for-fpgas-fpga-displayport-verilog/
https://github.com/hamsternz/DisplayPort_Verilog

@Taksuntec

زایلینکس چیپ اولترا اسکیل پلاس VU23P را با بهینه سازی مختص شبکه ای و شتابدهی حافظه معرفی کرد :

Introducing the Virtex UltraScale+ VU23P #FPGA: Optimized for Adaptable Networking and Storage Acceleration
- Highest ratio of LUTs and block RAM to DSP slices in the Virtex UltraScale+ portfolio
لبنک معرفی :
https://forums.xilinx.com/t5/Xilinx-Xclusive-Blog/Born-to-Run-New-Virtex-UltraScale-FPGA-optimized-for-networking/ba-p/1108726
جرییات :
https://www.xilinx.com/publications/product-briefs/xilinx-virtex-ultrascale-vu23p-fpga-product-brief.pdf


@Taksuntec

گلی‌ خوش‌بوی‌ در حمام‌ روزی
رسید از دست‌ محبوبی‌ به‌ دستم‌
#ZYNQ
#FPGA #XILINX #UltraScale
#Tksuntech.ir
https://www.instagram.com/p/CDFAdmtD6Kw/?igshid=1dx6b73o9mjtj

اجرای مثال VART از میان مثال های VITIS-AI بر روی zcu104 در حالت GUI:

The Vitis -AI (#vitisai) GitHub repository contains command line examples for running a neural network on #Xilinx #FPGA . This video shows an example of running VART to decode traffic light camera video in the #Vitis GUI mode on board #ZCU104 .

لینک ویدیو در یوتوب :

https://www.youtube.com/watch?v=Ye1Ht5lJYnY&feature=youtu.be

@Taksuntec

کورس ویدیویی رایگان آموزش ساخت امبدد سیستم بر روی FPGA :

Building an Embedded System on FPGA - A Lab based Course

دسترسی به لینک پلی لیست در یوتوب : ویدیوی اول معرفی کورس و پیش نیاز های آن است.

https://www.youtube.com/playlist?list=PL6jYIySXv7VhUjg95oP88ubxRrr9MQMfH

معرفی کورس : لینکدین
https://www.linkedin.com/posts/yeshvanth-muniraj_learning-community-fpga-activity-6833087277493817345-UNMA/

@Taksuntec

کلاس های ZYNQ, HLS و Linux ترم تابستان تکسان باهمکاری ALINX و آرتمیس کاریا شروع شده.
برای ثبت نام در دوره های آموزشی به سایت آرتمیس کاریا مراجعه کنین
https://artemiskaria.ir/inst

#ZYNQ #FPGA #VIVADO #HLS
#کلاس آموزشی

بین ps و pl برای dma ۴ کانال وضعیت (status/event) در نظر گرفته شده که به DMA PS متصل است با کمک این کانال ها PL میتونه درخواست های مختلفی رو به DMA PS بفرسته و حتی طول پکت داده های DMA PS رو کنترل کنه
#XILINX #ZYNQ #FPGA #VIVADO
@taksuntec
Taksuntech.ir

اثر Fixed Point روی خطا و پایداری فیلتر IIR
#IIR #FPGA #FixedPoint
@taksuntec
Taksuntech.ir