Taksuntech.ir
1.65K subscribers
683 photos
303 videos
223 files
1.07K links
بزرگ فکر کنید، بهینه احرا کنید.
http://taksuntech.ir
طراحی سیستمی
آنالوگ، دیجیتال، ZYNQ SoC، FPGA و پردازش

ارتباط با ادمین:
@Taksun_Tech
Download Telegram
#چالش_طراحی
الان که تعطیلات هست و وقت بیش اومده، چالش طراحی رو ادمه بدیم.
دوستانی که دوست داشتن در پروژه مشارکت کنن. لطف داشتن و در گیت هاب فالو کردن. فالو کردن خیلی برای ادامه کار مفید نیست. باید درخواست مشارکت در پروژه بفرستین تا من اکسپت کنم و بتونین در پروژه مشارکت کنین.
لطفا درخواست مشارکت در گروه برنامه نویسی پرژه بفرستین در گیت هاب.
البته یه راه دیگه هم اینکه از پروژه fork بگیرین و جداگانه پروژه رو پیش ببرین و بعد درخواست merge بفرستین. این مدل فکر میکنم برای تیم های برنامه نویسی بزرگ و یا جدا مناسب باشه.
اگر نتونستین در خواست مشارکت در تیم برنامه نویسی بفرستین در گیت هاب لطفا id گیت هاب خودت رو برام بفرستین تا خودم دستی شما رو به تیم برنامه نویسی اضافه کنم.
در ادمه #چالش_طراحی طراحی یه قدم جلو تر رفتم و ip بخش pl رو یه کد اولیه نوشتم.
توضیحات ip در این اینک آپارات قرار دادم
https://www.aparat.com/v/6hA9Z

کد های این ipcore هم در این لینک گیت هاب قرار داره
https://github.com/alghasi/AXI_PWM_DAC
در این کد یه ipcore ساخته شده
پورت های axi lite و axis براش درنظر گرفته شده. یه کد vhdl بسیار کوچیک هم برای pwm و هم برای axis نوشته شده. شبیه سازی هم اوکی بود.
سعی کردم در ساده ترین حد ممکن فقط در چند خط pwm و axis رو به کد axi lite که به صورت تمپلیت xilinx نوشته اضافه کنم.
انشالله در روز های آتی کد رو به dma و fifo و ps وصل میکنیم و تست میگیریم